첨단 기술을 유지하기 위해 ‘Chiplet’을 활성화하는 데 초점을 맞춘 미국

첨단 기술을 유지하기 위해 ‘Chiplet’을 활성화하는 데 초점을 맞춘 미국

[NYT]U.S. Focuses on Invigorating ‘Chiplets’ to Stay Cutting-Edge in Tech

50년 이상 동안 컴퓨터 칩 설계자들은 성능을 향상시키기 위해 주로 한 가지 전술을 사용했습니다: 그들은 각각의 실리콘 조각에 더 많은 힘을 담기 위해 전자 부품을 줄였습니다.

그리고 나서 10년 이상 전에 칩 제조업체인 Advanced Micro Devices의 엔지니어들은 급진적인 아이디어를 가지고 놀기 시작했습니다. 거대한 수의 작은 트랜지스터로 하나의 큰 마이크로프로세서를 설계하는 대신에, 그들은 하나의 전자 두뇌처럼 작동하도록 함께 단단히 포장된 작은 칩으로 하나를 만들 생각을 했습니다.

때때로 칩셋이라고 불리는 이 개념은 AMD, 애플, 아마존, 테슬라, IBM, 그리고 인텔이 그러한 제품들을 소개하면서 크게 유행했습니다. 칩셋은 작은 칩을 만드는 것이 더 저렴하기 때문에 빠르게 견인력을 얻었고, 그 다발들은 실리콘 조각의 성능을 능가할 수 있습니다.

첨단 패키징 기술을 기반으로 한 이 전략은 이후 반도체 발전을 가능하게 하는 필수적인 도구가 되었습니다. 그리고 이는 인공지능, 자율주행차, 군사용 하드웨어와 같은 분야에서 혁신을 주도하는 산업에 있어 수년 만에 가장 큰 변화 중 하나입니다.

“포장은 행동이 일어날 곳입니다,” 라고 칩렛 개념을 개척하는 데 도움을 준 캘리포니아 대학교 로스앤젤레스의 전기 및 컴퓨터 공학 교수 수브라마니안 아이어가 말했습니다. “그것은 실제로 다른 방법이 없기 때문에 일어나고 있습니다.”

이러한 포장재는 칩 자체를 만드는 것과 마찬가지로 아시아의 회사들이 압도적으로 지배하고 있다는 것이 함정입니다. 무역 협회인 IPC에 따르면, 비록 미국이 전 세계 반도체 생산의 약 12%를 차지하지만, 미국 회사들은 칩 포장의 3%만을 제공한다고 합니다.

그 문제는 이제 미국의 산업 정책 결정 과정에서 문제가 되었습니다. 지난 여름 통과된 520억 달러 규모의 보조금 패키지인 칩스 법안은 바이든 대통령이 ‘팹’이라고 불리는 더 정교한 공장을 건설하기 위해 자금을 지원함으로써 국내 칩 제조에 활력을 불어넣으려는 움직임으로 읽혔습니다 하지만 그 중 일부는 미국의 고급 포장 공장에 불을 붙여 그 필수적인 과정을 더 많이 포착하는 것을 목표로 했습니다.

지나 레이몬도 상무부 장관은 지난 2월 조지타운 대학 연설에서 “칩이 작아질수록 칩을 배열하는 방식, 즉 포장이 점점 더 중요해지고 우리는 그것을 미국에서 해야 합니다,”라고 말했습니다.

상무부는 현재 칩 패키징 공장을 포함한 칩스 법의 제조 보조금 신청을 받고 있습니다. 또한 고급 포장에 대한 연구 프로그램에 자금을 할당하고 있습니다.

일부 칩 패키징 회사는 자금 지원을 위해 빠르게 움직이고 있습니다. 하나는 캔자스 주 위치타에 있는 Integra Technologies로, 18억 달러 규모의 확장 계획을 발표했지만, 이는 연방 보조금을 받는 것에 달려 있다고 말했습니다. 대부분의 사업장을 아시아에 두고 있는 애리조나주의 포장 서비스인 암코르 테크놀로지도 미국의 생산 공장에 대해 고객들과 정부 관리들과 이야기하고 있다고 말했습니다.

칩을 함께 패키징하는 것은 새로운 개념이 아니며 칩을 서로 나란히 또는 겹겹이 쌓아올리는 기술적 발전과 함께 칩을 더 가까이 밀어넣는 데 도움이 되는 최신 기술을 사용하여 칩을 함께 패키징하는 것은 새로운 아이디어의 반복일 뿐만 아니라 칩 사이의 더 빠른 전기 연결도 가능합니다.

“칩셋의 독특한 점은 칩셋이 전기적으로 연결되어 있다는 것입니다,” 라고 캘리포니아 산타 클라라에 있는 칩 포장 서비스 회사인 Promex Industries의 최고 경영자인 Richard Ott가 말했습니다.

칩은 다른 부품과 연결하는 방법 없이는 아무것도 할 수 없습니다. 즉, 칩은 전기 신호를 전달할 수 있는 패키지에 배치되어야 합니다. 이 프로세스는 공장에서 제조의 초기 단계를 완료한 후 시작되며, 이는 실리콘 웨이퍼에 수백 개의 칩을 생성할 수 있습니다. 웨이퍼가 분할되면 일반적으로 개별 칩이 기판이라고 하는 핵심 기본층에 결합되어 전기 신호를 전도할 수 있습니다.

그런 다음 이 조합을 보호 플라스틱으로 코팅하여 시스템의 다른 구성 요소에 연결하는 데 필수적인 회로 기판에 연결할 수 있는 패키지를 형성합니다.

이러한 과정들은 원래 많은 육체 노동을 필요로 했기 때문에 실리콘 밸리 회사들은 50년 이상 전에 아시아의 저임금 국가들로 포장을 바꾸었습니다. 대부분의 칩은 일반적으로 대만, 말레이시아, 한국 및 중국과 같은 국가의 포장 서비스로 보내집니다.

그 이후 수십 년 동안 실리콘 밸리의 발전을 이끌었던 칩 소형화의 줄임말인 Moore’s Law의 수익 감소로 인해 포장 진보가 중요해졌습니다. 인텔의 공동 설립자인 고든 무어의 이름을 따서 지어졌는데, 그의 1965년 논문은 기업들이 어떻게 일반적인 칩의 트랜지스터 수를 두 배로 빠르게 늘렸는지를 설명했고, 이는 더 낮은 비용으로 성능을 향상시켰습니다.

그러나 오늘날에는 최첨단 칩을 위한 공장을 짓는 데 100억 달러에서 200억 달러의 비용이 들 수 있기 때문에 소형 트랜지스터가 반드시 더 저렴한 것은 아닙니다. 크고 복잡한 칩은 또한 설계 비용이 많이 들고 A세대와 같은 분야의 회사에서도 제조 결함이 더 많은 경향이 있습니다.I. 제조 기계가 허용하는 가장 큰 칩에 현재 패킹할 수 있는 것보다 더 많은 트랜지스터를 원합니다.

“그것에 대한 자연스러운 반응은 패키지에 더 많은 것을 넣는 것입니다,”라고 칩렛 스타일의 제품뿐만 아니라 기존의 칩을 디자인하는 데 사용되는 소프트웨어를 가진 캐던스 디자인 시스템의 최고 경영자 Anirudh Devgan은 말했습니다.

경쟁사인 Synopsys는 여러 개의 칩을 함께 패키징하는 것을 기반으로 140개 이상의 고객 프로젝트를 추적하고 있다고 말했습니다. 시장 조사 회사인 욜 그룹에 따르면 2027년까지 마이크로프로세서의 80%가 칩렛 스타일의 디자인을 사용할 것이라고 합니다.

오늘날 기업들은 일반적으로 자체 연결 기술과 함께 패키지의 모든 칩셋을 설계합니다. 하지만 업계 단체들은 회사들이 서로 다른 제조업체에서 나온 칩셋으로 제품을 더 쉽게 조립할 수 있도록 기술 표준을 마련하고 있습니다.

이 새로운 기술은 현재 대부분 최고의 성능을 위해 사용되고 있습니다. 인텔은 최근 시카고 근처에 있는 아르곤 국립 연구소의 강력한 슈퍼컴퓨터에 사용될 47개의 칩셋을 갖춘 폰테 베키오라고 불리는 프로세서를 소개했습니다.

1월에 AMD는 대용량 메모리 칩 풀과 함께 표준 계산을 위한 칩셋과 컴퓨터 그래픽용으로 설계된 다른 칩셋을 결합한 특이한 제품인 MI300에 대한 계획을 발표했습니다. 로렌스 리버모어 국립 연구소의 또 다른 고급 슈퍼컴퓨터를 구동하기 위한 이 프로세서는 1460억 개의 트랜지스터를 가지고 있으며, 이에 비해 대부분의 고급 일반 칩은 수백억 개입니다.

AMD의 수석 부사장인 Sam Naffziger는 칩셋의 서버 컴퓨터에 칩 사업을 거는 것은 쉬운 일이 아니라고 말했습니다. 포장 복잡성은 주요 장애물이었으며, 결국 공개되지 않은 파트너의 도움으로 극복되었다고 그는 말했습니다.

하지만 칩셋은 AMD에 대한 보상을 받았습니다. Mercury Research에 따르면 이 회사는 2017년 이후 이 아이디어를 기반으로 1,200만 개 이상의 칩을 판매했으며 웹에 전원을 공급하는 마이크로프로세서 분야의 주요 업체가 되었습니다.

패키징 서비스는 칩셋이 회로 기판과 서로 연결하는 데 필요한 기판을 공급하기 위해 여전히 다른 것을 필요로 합니다. 칩릿 붐을 주도하는 한 회사는 대만 반도체 제조 회사인데, 이 회사는 이미 AMD와 수백 개의 다른 회사들을 위한 칩을 만들고 인터포저라고 불리는 진보된 실리콘 기반 기판을 제공합니다.

Intel은 실리콘 밸리 스타트업 Eliyan과 같은 일부 기업이 선호하는 접근 방식으로 저렴한 기존 플라스틱 기판을 개선할 뿐만 아니라 유사한 기술을 개발해 왔습니다. Intel은 또한 펜타곤 프로그램 하에서 새로운 포장 시제품을 개발하고 있으며 새로운 시험 포장 공장에 대한 CHIPs Act 지원을 받기를 희망합니다.

그러나 미국에는 주로 아시아에서 생산되고 회로 기판을 제조하는 데 사용되는 기술에서 발전된 그러한 기판의 주요 제조업체가 없습니다. 많은 미국 회사들도 그 사업을 떠났는데, 또 다른 우려는 업계 단체들이 보드 공급업체들이 기판을 만드는 것을 돕기 위해 연방 기금을 자극하기를 희망한다는 것입니다.

바이든 씨는 지난 3월 선진 포장과 국내 회로기판 생산이 국가 안보에 필수적이라는 결정을 발표하고, 이 분야의 미국과 캐나다 기업들을 위한 국방생산법 자금 5천만 달러를 발표했습니다.

Zero ASIC이라고 불리는 포장 스타트업을 설립하기 전에 이 분야에서 국방부 연구 노력을 운영했던 Andreas Olofson은 이러한 보조금에도 불구하고 아시아 기업에 대한 미국의 의존도를 줄이기 위해 필요한 모든 요소를 조립하는 것은 “큰 도전”이라고 말했습니다. “공급업체가 없습니다. 당신은 노동력이 없습니다. 장비가 없습니다. 처음부터 시작해야 합니다.”

Ana Swanson이 보고를 제공했습니다.

For more than 50 years, designers of computer chips mainly used one tactic to boost performance: They shrank electronic components to pack more power onto each piece of silicon.

Then more than a decade ago, engineers at the chip maker Advanced Micro Devices began toying with a radical idea. Instead of designing one big microprocessor with vast numbers of tiny transistors, they conceived of creating one from smaller chips that would be packaged tightly together to work like one electronic brain.

The concept, sometimes called chiplets, caught on in a big way, with AMD, Apple, Amazon, Tesla, IBM and Intel introducing such products. Chiplets rapidly gained traction because smaller chips are cheaper to make, while bundles of them can top the performance of any single slice of silicon.

The strategy, based on advanced packaging technology, has since become an essential tool to enabling progress in semiconductors. And it represents one of the biggest shifts in years for an industry that drives innovations in fields like artificial intelligence, self-driving cars and military hardware.

“Packaging is where the action is going to be,” said Subramanian Iyer, a professor of electrical and computer engineering at the University of California, Los Angeles, who helped pioneer the chiplet concept. “It’s happening because there is actually no other way.”

The catch is that such packaging, like making chips themselves, is overwhelmingly dominated by companies in Asia. Although the United States accounts for around 12 percent of global semiconductor production, American companies provide just 3 percent of chip packaging, according to IPC, a trade association.

That issue has now landed chiplets in the middle of U.S. industrial policymaking. The CHIPS Act, a $52 billion subsidy package that passed last summer, was seen as President Biden’s move to reinvigorate domestic chip making by providing money to build more sophisticated factories called “fabs.” But part of it was also aimed at stoking advanced packaging factories in the United States to capture more of that essential process.

“As chips get smaller, the way you arrange the chips, which is packaging, is more and more important and we need it done in America,” Commerce Secretary Gina Raimondo, said in a speech at Georgetown University in February.

The Commerce Department is now accepting applications for manufacturing grants from the CHIPS Act, including for chip packaging factories. It is also allocating funding to a research program specifically on advanced packaging.

Some chip packaging companies are moving quickly for the funding. One is Integra Technologies in Wichita, Kan., which announced plans for a $1.8 billion expansion there but said that was contingent on receiving federal subsidies. Amkor Technology, an Arizona packaging service that has most of its operations in Asia, also said it was talking to customers and government officials about a U.S. production presence.

Packaging chips together isn’t a new concept and chiplets are just the latest iteration of that idea, using technological advances that help cram the chips closer together — either side by side or stacked on top of one another — along with faster electrical connections between them.

“What is unique about chiplets is the way they are connected electrically,” said Richard Otte, the chief executive of Promex Industries, a chip packaging service in Santa Clara, Calif.

Chips can’t do anything without a way to connect them with other components, which means they need to be placed in some kind of package that can carry electrical signals. That process starts after factories complete the initial phase of manufacturing, which may create hundreds of chips on a silicon wafer. Once that wafer is sliced apart, individual chips are typically bonded to a key base layer called a substrate, which can conduct electrical signals.

That combination is then coated in protective plastic, forming a package that can be plugged into a circuit board that is essential for connecting to other components in a system.

These processes originally required lots of manual labor, leading Silicon Valley companies to shift packaging to lower-wage countries in Asia more than 50 years ago. Most chips are typically flown to packaging services in countries like Taiwan, Malaysia, South Korea and China.

Since then, packaging advances have gained importance because of the diminishing returns from Moore’s Law, the shorthand expression for chip miniaturization that for decades drove progress in Silicon Valley. It is named for Gordon Moore, a co-founder of Intel, whose 1965 paper described how rapidly companies had doubled the number of transistors on a typical chip, which improved performance at a lower cost.

But these days, smaller transistors are not necessarily cheaper, partly because building factories for leading-edge chips can cost $10 billion to $20 billion. Big, complex chips also are costly to design and tend to have more manufacturing defects, even as companies in fields like generative A.I. want more transistors than can currently be packed onto the biggest chips manufacturing machines allow.

“The natural response to that is putting more things in a package,” said Anirudh Devgan, chief executive of Cadence Design Systems, whose software is used to design conventional chips as well as chiplet-style products.

Synopsys, a rival, said it was tracking more than 140 customer projects based on packaging multiple chips together. As much as 80 percent of microprocessors will use chiplet-style designs by 2027, according to the market research firm Yole Group.

Today, companies typically design all the chiplets in a package along with their own connection technology. But industry groups are working on technical standards so companies can more easily assemble products from chiplets that come from different makers.

The new technology is mostly used now for extreme performance. Intel recently introduced a processor called Ponte Vecchio with 47 chiplets that will be used in a powerful supercomputer at Argonne National Laboratory, which is near Chicago.

In January, AMD disclosed plans for an unusual product, the MI300, that combines chiplets for standard calculations with others designed for computer graphics, along with a large pool of memory chips. That processor, intended to power another advanced supercomputer at Lawrence Livermore National Laboratory, has 146 billion transistors, compared with tens of billions for most advanced conventional chips.

Sam Naffziger, an AMD senior vice president, said it wasn’t a slam-dunk for the company to bet its chip business for server computers on chiplets. Packaging complexities were a major hurdle, he said, which were eventually overcome with help from an undisclosed partner.

But chiplets have paid off for AMD. The company has sold more than 12 million chips based on the idea since 2017, according to Mercury Research, and has become a major player in microprocessors that power the web.

Packaging services still need others to supply the substrates that chiplets require to connect to circuit boards and one another. One company driving the chiplet boom is Taiwan Semiconductor Manufacturing Company, which already makes chips for AMD and hundreds of others and offers an advanced silicon-based substrate called an interposer.

Intel has been developing similar technology, as well as enhancing less-expensive conventional plastic substrates in an approach favored by some such as the Silicon Valley start-up Eliyan. Intel has also been developing new packaging prototypes under a Pentagon program and hopes to win CHIPs Act support for a new pilot packaging plant.

But the United States has no major makers of those substrates, which are primarily produced in Asia and evolved from technologies used in manufacturing circuit boards. Many U.S. companies have also left that business, another worry that industry groups hope will spur federal funding to help board suppliers start making substrates.

In March, Mr. Biden issued a determination that advanced packaging and domestic circuit board production were essential for national security, and announced $50 million in Defense Production Act funding for American and Canadian companies in those fields.

Even with such subsidies, assembling all the elements required to reduce U.S. dependence on Asian companies “is a huge challenge,” said Andreas Olofsson, who ran a Defense Department research effort in the field before founding a packaging start-up called Zero ASIC. “You don’t have suppliers. You don’t have a work force. You don’t have equipment. You have to sort of start from scratch.”

Ana Swanson contributed reporting.

공유하기

댓글 남기기